



DASDP
3º - GRADO DE INGENIERÍA EN INFORMÁTICA
(COMPUTADORES)

PRÁCTICA 1. Laboratorio

CARACTERIZACIÓN DE LOS CIRCUITOS INTEGRADOS DIGITALES

• **Objetivos**

- ✓ Comprender la forma de aplicar los niveles lógicos en las entradas de los circuitos integrados digitales de las familias TTL
- ✓ Comprender la forma de determinar los niveles lógicos de salida de los circuitos integrados digitales de las familias TTL
- ✓ Asimilar los parámetros básicos que definen el funcionamiento de los circuitos integrados digitales
- ✓ Comprender el funcionamiento de las salidas de tres estados y su utilidad

• **Evaluación**

- ✓ La práctica se plantea como una AAD obligatoria.
- ✓ Ésta consistirá en la realización de una memoria en la que se indicarán las medidas tomadas en el laboratorio y, a partir de éstas, los gráficos y los cálculos que se pidan en el siguiente enunciado de la práctica.
- ✓ En la plataforma Moodle se colgará una tarea para que el alumnado suba la memoria de esta práctica.

• **Introducción**

- ✓ La familia TTL opera con una tensión de alimentación de 5 V. Por tanto, todas las tensiones en un sistema TTL están comprendidas entre 0 y 5 V.
- ✓ El fabricante especifica los siguientes parámetros de tensión relativos a los niveles lógicos:
 - ☞ **V_{OHMIN}**: Mínima tensión de salida que suministra una puerta cuando su salida está en su nivel lógico alto.
 - ☞ **V_{OLMAX}**: Máxima tensión de salida que encontraremos cuando la salida esté en su nivel lógico bajo.
 - ☞ **V_{IHMIN}**: Mínima tensión que puede aplicarse a la entrada de una puerta para que sea considerada como nivel lógico alto (1 lógico).
 - ☞ **V_{ILMAX}**: Máxima tensión que puede aplicarse a la entrada de una puerta para que sea considerada como nivel lógico bajo (0 lógico)

- ✓ Dependiendo de la serie TTL, los valores de los parámetros anteriores para una tensión de alimentación de $V_{CC} = 5,0 \text{ V} \pm 5\%$, o $\pm 10\%$, según la serie, son:

☞ $V_{IHMIN} = 2 \text{ V}$

☞ $V_{OHMIN} = 2,4 \text{ V o } 2,7 \text{ V}$ según la serie

☞ $V_{ILMAX} = 0,8 \text{ V}$

☞ $V_{OLMAX} = 0,4 \text{ V o } 0,5 \text{ V}$ según la serie

• Índice de la práctica

1. TABLA DE VERDAD DE LA PUERTA NAND.

- ✓ Montar un circuito integrado 7400 en una protoboard. Éste contiene 4 puertas NAND de 2 entradas, tal y como muestra el diagrama de conexión de la figura 1.

- ✓ Comprobar la tabla de verdad de una puerta NAND aplicando los niveles lógicos en sus entradas y comprobando el valor de salida mediante un canal del osciloscopio.




Figura 1

- ✓ Tal y como se indicó en la introducción:

- ☐ Un 1 lógico se representa mediante un nivel lógico alto, que es una tensión mayor o igual que la indicada por el parámetro V_{IHMIN} , es decir $\geq 2\text{V}$. Por tanto, bastará con conectar la entrada al positivo de la tensión de alimentación ($V_{CC} = +5\text{V}$).
- ☐ Un 0 lógico se representa mediante un nivel lógico bajo, que es una tensión menor o igual que la indicada por el parámetro V_{ILMAX} , es decir $\leq 0.8\text{V}$. Por tanto, habrá que conectar la entrada a 0V , es decir el común de la tensión de alimentación (GND).

- ✓ **Tabla de verdad de la puerta NAND** $Y = \overline{A \cdot B} = \overline{A} + \overline{B}$

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

2. CURVA DE TRANSFERENCIA.

- ✓ **Obtener las curvas de transferencia de una puerta NAND 7400 y de una 74HC00.**

Procedimiento.

- ✓ Montar el circuito de la figura 2. El potenciómetro se utiliza como un divisor de tensión variable.




Figura 2

- ✓ Variar la tensión de entrada V_i entre 0 y 5V y medir para cada valor de **entrada la tensión de salida de la puerta V_o** .
- ✓ Representar la curva poniendo en el eje de abscisas el nivel de tensión de la entrada V_i , y en el de ordenadas el de salida V_o .
- ✓ Se tomarán los valores necesarios para poder representar adecuadamente la curva. **Como referencia se usará la tensión de salida, ya que es la que no varía de forma uniforme.**
- ✓ Analizar la curva y determinar el valor de los parámetros de tensión que definen el límite de cada nivel lógico: V_{IHMIN} y V_{ILMAX} .
- ✓ *Repetir el procedimiento anterior para el 74HC00*
 - Como en los circuitos integrados de la tecnología CMOS no se puede dejar las entradas sin conectar, y dado que no se emplean tres puertas, habrá que conectar sus entradas a nivel lógico bajo (GND) o alto (VCC).

3. CÁLCULO DEL FAN-OUT

- ✓ **Determinar el fan-out para ambos niveles lógicos del circuito 7400. Se considerará un margen de ruido de 0.4V. Se considerarán los valores de V_{ILMAX} y V_{IHMIN} especificados por el fabricante en su hoja de características:**

☞ $V_{IHMIN} = 2 \text{ V}$

☞ $V_{ILMAX} = 0,8 \text{ V}$



3.1. Fan-out a nivel lógico alto

- ✓ Medir la intensidad de entrada para el nivel lógico alto: I_{IHMAX}
 - ❑ Se conecta una entrada a nivel lógico alto (+5V) a través del amperímetro, tal y como se indica en el circuito de la izquierda de la figura 3.
 - ❑ Como I_{IHMAX} es del orden de $10\mu A$ debe seleccionarse la escala más pequeña del polímetro.




Figura 3

- ✓ Determinar la intensidad máxima de salida a nivel lógico alto: I_{OHMAX}
 - ❑ Montar el circuito de la figura 4, donde $R1 = 22\Omega$ y $R2 = 1K\Omega$




Figura 4

- ❑ Se conectan las entradas de la puerta NAND de forma que su salida esté a nivel lógico alto.
- ❑ Se conecta el potenciómetro como **resistencia variable entre la salida de la puerta NAND y masa para emular una carga variable.**
- ❑ Ir variando el valor de la resistencia del potenciómetro al mismo tiempo que se mide el valor de V_{OH} mediante el osciloscopio, e I_{OH} mediante el polímetro.
- ❑ Anotar el valor de I_{OH} cuando $V_{OH} = V_{IHMIN} + V_{NH}$. Este valor corresponde a I_{OHMAX}
- ✓ Calcular el fan-out

$$Fan - out (H) = \frac{I_{OHMAX}}{I_{IHMAX}}$$
- ✓ Conclusión
 - ❑ Tal y como se comentó en las clases de teoría, el alumno habrá comprobado que **si I_{OH} aumenta V_{OH} disminuye.**

3.2. Fan-out a nivel lógico bajo

- ✓ Medir la intensidad de entrada para el nivel lógico bajo: I_{ILMAX}
 - ❑ Se conecta una entrada a nivel lógico bajo (GND) a través del amperímetro, tal y como se indica en el circuito de la derecha de la figura 3.
 - ❑ Seleccionar la escala correspondiente en el amperímetro teniendo en cuenta que I_{ILMAX} es del orden de 1mA.
- ✓ Determinar la intensidad máxima de salida a nivel lógico bajo: I_{OLMAX}
 - ❑ Montar el circuito de la figura 5, donde $R1 = 22\Omega$ y $R2 = 1K\Omega$




Figura 5

- ❑ Se conectan las entradas de la puerta NAND de forma que su salida esté a nivel bajo.
- ❑ Se conecta el potenciómetro como **resistencia variable entre la salida de la puerta NAND y +5V para emular una carga variable.**
- ❑ Ir variando el valor de la resistencia y medir el valor de V_{OL} mediante el osciloscopio, e I_{OL} mediante el polímetro.
- ❑ Anotar el valor de I_{OL} cuando $V_{OL} = V_{ILMAX} - V_{NL}$. Este valor corresponde a I_{OLMAX}
- ✓ Calcular el fan-out

$$Fan - out (L) = \frac{I_{OLMAX}}{I_{ILMAX}}$$
 - ❑ **El Fan-out final será el menor valor de los dos**
- ✓ Conclusión
 - ❑ Tal y como se comentó en las clases de teoría, el alumno habrá comprobado que **si I_{OL} aumenta V_{OL} también aumenta.**



4. ANÁLISIS DE LAS SALIDAS DE TRES ESTADOS (TRI-STATE)

- ✓ El 74LS125 contiene 4 buffer tri-state cuyas entradas de habilitación son activas a nivel lógico bajo. El diagrama de conexión se indica en la figura 6.




Figura 6

4.1. Comprobar el funcionamiento de un buffer

- ✓ Se montará el circuito de la figura 7.
- ✓ **Salida habilitada**
 - ❑ Se activa el enable de salida del buffer. Como es activo a nivel bajo se conectará a GND.
 - ❑ Se conecta la salida TTL del generador de señal a la entrada del buffer y un canal del osciloscopio a la salida de éste. Se seleccionará una frecuencia de 500KHz.
 - ❑ Comprobar mediante el osciloscopio que la salida es igual a la entrada, indistintamente de que la resistencia de 10K se conecte a Vcc o GND.




Figura 7

- ✓ **Salida deshabilitada. Alta impedancia**
 - ❑ Se desactiva el enable de salida del buffer, conectándolo a Vcc.
 - ❑ Se conecta la salida TTL del generador de señal a la entrada del buffer y un canal del osciloscopio a la salida de éste. Se seleccionará una frecuencia de 500KHz.



- ❑ Comprobar mediante el osciloscopio que la salida está en el **estado de alta impedancia**.

⇒ *El buffer no controla la salida.* Para ello:

1. Conectar la resistencia de $10K\Omega$ entre la salida y GND, y comprobar que la salida pasa a nivel lógico bajo (aproximadamente 0,1 V).
2. Desconectar la resistencia de $10K\Omega$ de GND y conectarla a Vcc (+5V). Comprobar que la salida pasa a nivel lógico alto (aproximadamente 4V).

⇒ Como la resistencia fija el valor de la salida, esto demuestra que la salida del buffer está en alta impedancia.

4.2. Implementación de un bus

- ✓ Conectar las salidas de dos buffers tal y como se muestra en la figura 8. La entrada de un buffer se conectará a una **señal digital TTL de 500KHz** y la del otro a nivel lógico bajo.
- ✓ **Comprobar la tabla de verdad** del sistema generando las distintas combinaciones binarias de los valores de las entradas de habilitación de los dos buffers de tres estados.




Figura 8

E2	E1	BUS
0	0	No usada
0	1	0
1	0	Señal TTL de 500KHz
1	1	Alta impedancia ⇒ La resistencia fija el valor 1